|
시장보고서
상품코드
2100793
ASIC 설계 및 경쟁 : 칩 스케일에서 랙/POD 수준으로의 전환ASIC Design and Service Competition Shifts from Chip Scale to Rack/POD Level |
||||||
2026년 2월 16일, 미디어텍(MediaTek)의 CEO 릭 차이(Rick Tsai)는 ISSCC 2026 기조연설에서 AI 연산 효율을 측정하는 기본 단위가 더 이상 AI 칩뿐만 아니라 상호 연결 아키텍처, 전력, 냉각을 포함한 AI 시스템 전체가 될 것이라고 밝혔습니다. 2026년 5월 4일, GUC 역시 Wiwynn과의 전략적 기술 제휴를 발표하며 랙/POD 규모의 솔루션을 공동 개발할 것이라고 밝혔습니다. 이는 AI 칩 설계 기업 간의 경쟁이 칩 규모에서 랙/POD 규모로 확대되고 있음을 보여줍니다.
이에 본 보고서에서는 (1) NVIDIA의 AI 랙/POD 규모 전략, (2) 주요 CSP의 랙/POD 규모 AI 도입 현황, 그리고 (3) ASIC 설계 및 서비스 제공업체의 랙/POD 규모 솔루션에 대해 상세히 분석합니다. 본 보고서의 목적은 각 벤더의 현재 AI 랙/POD 규모 전개 현황과 향후 동향을 밝히는 동시에, 대만의 ASIC 설계 및 서비스 제공업체들의 경쟁 전략을 검증하는 것입니다.
주요 하이라이트
- AI 효율성에 대한 평가 지표는 단일 칩에서 상호 연결, 전원, 냉각을 포함한 완전한 AI 시스템으로 전환되고 있습니다.
- 업계 경쟁은 칩 수준에서 랙 및 POD 규모의 시스템 솔루션으로 확대되고 있습니다.
- 본 보고서에서는 NVIDIA의 랙/POD 전략 및 주요 CSP별 도입 사례를 분석하고 있습니다.
- 또한, 대만의 ASIC 설계 및 서비스 제공업체의 시스템 수준 전략과 향후 동향을 평가하고 있습니다.
목차
- 1. NVIDIA의 AI 랙/POD 규모 전개
- 2. 주요 클라우드 서비스 제공업체의 AI 랙/POD 규모 도입
- 3. ASIC 설계 및 서비스 제공업체의 랙/POD 규모 솔루션
- 4. TRI의 견해
On February 16th 2026, MediaTek CEO Rick Tsai stated in his ISSCC 2026 keynote that the basic unit for measuring AI compute efficiency will no longer be just the AI chip, but the entire AI system, including interconnect architecture, power, and cooling. On May 4th 2026, GUC likewise announced a strategic technology partnership with Wiwynn to jointly develop rack/pod‑scale solutions, indicating that competition among AI chip design houses is expanding from the chip scale to the rack/pod scale.
This report therefore focuses on an in‑depth analysis of: (1) NVIDIA’s AI rack/pod‑scale strategy, (2) the rack/pod‑scale AI deployments of major CSPs, and (3) rack/pod‑scale solutions from ASIC design and service providers. The goal is to clarify each vendor’s current AI rack/pod‑scale layout and future trends, and to examine the competitive strategies of Taiwanese ASIC design and service providers.
Key Highlights
- AI efficiency metrics are shifting from standalone chips to full AI systems, including interconnect, power, and cooling.
- Industry competition is expanding from chip‑level to rack and pod‑scale system solutions.
- The report analyzes NVIDIA’s rack/pod strategy and major CSP deployments.
- It assesses Taiwanese ASIC design and service providers’ system‑level strategies and future trends.
Table of Contents
- 1. NVIDIA’s Deployment in AI Rack/POD Scale
- Figure 1: Seven Chips of NVIDIA’s Rubin Series
- Figure 2: Five MGX Racks of NVIDIA’s Rubin Series
- Figure 3: Schematics of Five MGX Rack Architectures for NVIDIA’s Rubin Series
- Figure 4: Schematics of NVIDIA’s Vera Rubin POD
- Table 1: NVIDIA’s Acqusition and Investment on AI Data Center Hardware between 2025 and May 2026
- 2. Deployment in AI Rack/POD Scale among Major CSPs
- Figure 5: Comparison of AI Chip Architectures between NVIDIA and CSPs
- Table 2: Performance Comparison of AI Chips between NVIDIA and Major CSPs
- Figure 6: Comparison of AI Rack Architectures between NVIDIA and Major CSPs
- Table 3: Comparison of AI Rack Architectures and Performance between NVIDIA and Major CSPs
- 3. Rack/POD Scale Solutions among ASIC Design and Service Providers
- Figure 7: Broadcom’s Deployment in Rack Level
- Figure 8: Broadcom’s Deployment in POD Level
- Table 4: Reliable Data of Broadcom’s CPO Switches at Metas’ Data Centers
- Figure 9: Marvell and Samtec Joined Hands to Work on CPC Solutions
- Figure 10: Marvell’s Solutions at Rack/POD Level
- Table 5: Comparison of MicroLED, VCSEL, and DFB as Laser Light Sources
- Table 6: Overview of ASIC Designers’ AI Data Center-Related Product Lines
- 4. TRI’s View
